|
帖子主题 |
回复 |
人气 |
|
Xilinx软件安装事项
[jhp79]
|
2 |
6876 |
|
|
ucf文件的编写
[baijunyan]
|
4 |
4809 |
|
|
ISE 的License问题
[baijunyan]
|
3 |
6990 |
|
|
FPGA助力中国智造，拥抱嵌入式计算新时代
[jackwang]
|
2 |
2381 |
|
|
Chroma Resampler
[Rancho]
|
0 |
1378 |
|
|
高密度算术函数实现的设计技巧
[Rancho]
|
0 |
1592 |
|
|
实现并转串，调试结果不对，找不到问题，请教大家
[minisnowy]
|
3 |
3157 |
|
|
FPGA编译ModelSim需要的Xilinx库
[jhp79]
|
1 |
2372 |
|
|
参考系统：决定 DDR 反馈时钟的最佳 DCM 相移
[Rancho]
|
1 |
2058 |
|
|
用 Xilinx CPLD 与 NAND Flash 存储器
[Rancho]
|
1 |
2116 |
|
|
FPGA实现高清信号的实时解码
[winthony]
|
0 |
1814 |
|
|
为什么Xilinx器件中BRAM大小是18K？
[jhp79]
|
0 |
4974 |
|
|
小调查：你对下面哪些FPGA器件感兴趣？
[lemonsky]
|
5 |
2659 |
|
|
Vivado 赛灵思最新设计开发套件
[winthony]
|
0 |
2278 |
|
|
高效的移位寄存器、LFSR 计数器和长伪随机序列发生器
[Rancho]
|
0 |
2148 |
|
|
将 DDR SDRAM 与 CoolRunner-II CP
[Rancho]
|
0 |
1819 |
|
|
利用 CoolRunner-II CPLD 和 SPI 闪存
[Rancho]
|
0 |
1877 |
|
|
无需板仿真即可估计实际的输出时序
[Rancho]
|
0 |
1794 |
|
|
133 MHz PCI-X 到128 MB DDR 小型 D
[Rancho]
|
0 |
1426 |
|
|
Virtex-5 系列高级封装
[Rancho]
|
0 |
1548 |
|
|
使用 Virtex-5 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2401 |
|
|
单纠错和双检错（中文版）
[Rancho]
|
0 |
1771 |
|
|
利用 Virtex-4 器件实现 QDR II SRAM 接
[Rancho]
|
0 |
2043 |
|
|
使用 Virtex-4 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2130 |
|
|
利用 Xilinx FPGA 和存储器接口生成器简化存储器接
[Rancho]
|
0 |
1867 |
|
|
将 64 位 DDR 存储器总线与 32 位微处理器总线接口
[Rancho]
|
0 |
1738 |
|
|
使用 ISERDES 和 OSERDES 实现高性能 DDR
[Rancho]
|
0 |
2684 |
|
|
利用直接时钟控制技术实现 DDR2 SDRAM 物理层
[Rancho]
|
0 |
1805 |
|
|
用于实现 RAID6 奇偶性的硬件加速器
[Rancho]
|
0 |
1742 |