|
帖子主题 |
回复 |
人气 |
|
Vivado 赛灵思最新设计开发套件
[winthony]
|
0 |
2162 |
|
|
高效的移位寄存器、LFSR 计数器和长伪随机序列发生器
[Rancho]
|
0 |
2116 |
|
|
将 DDR SDRAM 与 CoolRunner-II CP
[Rancho]
|
0 |
1789 |
|
|
利用 CoolRunner-II CPLD 和 SPI 闪存
[Rancho]
|
0 |
1843 |
|
|
无需板仿真即可估计实际的输出时序
[Rancho]
|
0 |
1646 |
|
|
133 MHz PCI-X 到128 MB DDR 小型 D
[Rancho]
|
0 |
1401 |
|
|
Virtex-5 系列高级封装
[Rancho]
|
0 |
1514 |
|
|
使用 Virtex-5 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2364 |
|
|
单纠错和双检错（中文版）
[Rancho]
|
0 |
1736 |
|
|
利用 Virtex-4 器件实现 QDR II SRAM 接
[Rancho]
|
0 |
2010 |
|
|
使用 Virtex-4 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2102 |
|
|
利用 Xilinx FPGA 和存储器接口生成器简化存储器接
[Rancho]
|
0 |
1837 |
|
|
将 64 位 DDR 存储器总线与 32 位微处理器总线接口
[Rancho]
|
0 |
1649 |
|
|
使用 ISERDES 和 OSERDES 实现高性能 DDR
[Rancho]
|
0 |
2643 |
|
|
利用直接时钟控制技术实现 DDR2 SDRAM 物理层
[Rancho]
|
0 |
1772 |
|
|
用于实现 RAID6 奇偶性的硬件加速器
[Rancho]
|
0 |
1677 |
|
|
存储器接口应用指南概述
[Rancho]
|
0 |
1588 |
|
|
面向 Virtex-4 FPGA 的可综合 CIO DDR
[Rancho]
|
0 |
1729 |
|
|
更宽的块存储器
[Rancho]
|
0 |
1445 |
|
|
XAPP702 - 使用 Virtex-4 器件实现 DDR
[Rancho]
|
0 |
1610 |
|
|
面向Virtex™-II Pro FPGA的DDR2 SDR
[Rancho]
|
0 |
1694 |
|
|
用于 RAID6 奇偶生成/数据恢复控制器的硬件加速器
[Rancho]
|
0 |
1666 |
|
|
Using Digitally Controlled Imp
[Rancho]
|
0 |
2220 |
|
|
参考设计：带有 OPB 中心 DMA 的 MCH OPB E
[Rancho]
|
0 |
1583 |
|
|
参考系统：带有 OPB 中心 DMA 的 PLB DDR2
[Rancho]
|
0 |
1693 |
|
|
从配置 PROM 读取用户数据
[Rancho]
|
0 |
1364 |
|
|
在 Spartan-3A FPGA 内实现 DDR2-400
[Rancho]
|
0 |
2073 |
|
|
使用 Virtex-4 器件的 DDR2 控制器（267 M
[Rancho]
|
0 |
1564 |
|
|
Virtex-5 FPGAs RLDRAM II 寄存器接口
[Rancho]
|
0 |
1561 |