|
帖子主题 |
回复 |
人气 |
|
Chroma Resampler
[Rancho]
|
0 |
1369 |
|
|
高密度算术函数实现的设计技巧
[Rancho]
|
0 |
1580 |
|
|
实现并转串，调试结果不对，找不到问题，请教大家
[minisnowy]
|
3 |
3051 |
|
|
FPGA编译ModelSim需要的Xilinx库
[jhp79]
|
1 |
2331 |
|
|
参考系统：决定 DDR 反馈时钟的最佳 DCM 相移
[Rancho]
|
1 |
2046 |
|
|
用 Xilinx CPLD 与 NAND Flash 存储器
[Rancho]
|
1 |
2073 |
|
|
FPGA实现高清信号的实时解码
[winthony]
|
0 |
1791 |
|
|
为什么Xilinx器件中BRAM大小是18K？
[jhp79]
|
0 |
4932 |
|
|
小调查：你对下面哪些FPGA器件感兴趣？
[lemonsky]
|
5 |
2574 |
|
|
Vivado 赛灵思最新设计开发套件
[winthony]
|
0 |
2205 |
|
|
高效的移位寄存器、LFSR 计数器和长伪随机序列发生器
[Rancho]
|
0 |
2136 |
|
|
将 DDR SDRAM 与 CoolRunner-II CP
[Rancho]
|
0 |
1806 |
|
|
利用 CoolRunner-II CPLD 和 SPI 闪存
[Rancho]
|
0 |
1864 |
|
|
无需板仿真即可估计实际的输出时序
[Rancho]
|
0 |
1715 |
|
|
133 MHz PCI-X 到128 MB DDR 小型 D
[Rancho]
|
0 |
1417 |
|
|
Virtex-5 系列高级封装
[Rancho]
|
0 |
1531 |
|
|
使用 Virtex-5 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2385 |
|
|
单纠错和双检错（中文版）
[Rancho]
|
0 |
1755 |
|
|
利用 Virtex-4 器件实现 QDR II SRAM 接
[Rancho]
|
0 |
2028 |
|
|
使用 Virtex-4 FPGA 器件实现 DDR SDRA
[Rancho]
|
0 |
2113 |
|
|
利用 Xilinx FPGA 和存储器接口生成器简化存储器接
[Rancho]
|
0 |
1854 |
|
|
将 64 位 DDR 存储器总线与 32 位微处理器总线接口
[Rancho]
|
0 |
1684 |
|
|
使用 ISERDES 和 OSERDES 实现高性能 DDR
[Rancho]
|
0 |
2663 |
|
|
利用直接时钟控制技术实现 DDR2 SDRAM 物理层
[Rancho]
|
0 |
1792 |
|
|
用于实现 RAID6 奇偶性的硬件加速器
[Rancho]
|
0 |
1718 |
|
|
存储器接口应用指南概述
[Rancho]
|
0 |
1606 |
|
|
面向 Virtex-4 FPGA 的可综合 CIO DDR
[Rancho]
|
0 |
1742 |
|
|
更宽的块存储器
[Rancho]
|
0 |
1459 |
|
|
XAPP702 - 使用 Virtex-4 器件实现 DDR
[Rancho]
|
0 |
1627 |