网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » Using System Generator for Systematic HD

共1条 1/1 1 跳转至页

Using System Generator for Systematic HDL Deisng, Verification, and Validation

Rancho
高工
2012-05-13 08:51:02     打赏

Using SystemGenerator, users can functionally simulate a design and use the MATLAB® environment to verify the bit/cycle-tru model against the golden reference results, produced either externally or inside the MATLAB environemnt.

wp283.pdf

回复
收藏
0



关键词： Using     System     Generator     Sy    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]