|
帖子主题 |
回复 |
人气 |
|
为配合xilinx的活动，现贡献全志A20原理图一份
[machinnneee]
|
1 |
3791 |
|
|
vivado2014.4编译出现问题
[站的高尿的远]
|
1 |
3830 |
|
|
关于ISE中DDS的配置问题 求教
[LAZY17362012]
|
2 |
3403 |
|
|
ip core 中dds 怎么用？
[只为吸引你]
|
25 |
26260 |
|
|
（电子书）Verilog HDL数字设计与综合（第二版）夏宇
[dreamjsc]
|
13 |
11820 |
|
|
【Zynq】
晒奖品《***zynq7000soc设计指南》何宾老师的书
[地瓜patch]
|
8 |
4320 |
|
|
【硬件优化】
SPARTAN -3 系列XC3S400的下载和配置问题
[trunftec]
|
0 |
2526 |
|
|
ZYNQ FCLK0时钟问题
[zwj1234]
|
4 |
7250 |
|
|
Zedboard开发板原理图pdf版
[basketj]
|
11 |
5903 |
|
|
Xilinx引领珠穆朗玛峰之旅
[big白菜]
|
0 |
2217 |
|
|
求综合错误原因
[becoll]
|
11 |
11467 |
|
|
TSL235R-LFTSL237S-LF应用技术用参数资料
[szdxtkj]
|
0 |
1987 |
|
|
ChipScope Pro 10.1 UserGuide
[dreamjsc]
|
3 |
3526 |
|
|
【ZedBoard开发手记】
基于ZYNQ-7000的Opencv包
[CMika]
|
3 |
3755 |
|
|
如何成为高级会员啊？？？
[zhaixw2008]
|
1 |
1359 |
|
|
【Zynq】
请问有做过SDI OVER IP设计的吗
[csloner]
|
1 |
1724 |
|
|
【软件智能】
关于fpga设计中的异步双时钟切换
[蘑菇有独]
|
0 |
2008 |
|
|
【Nexys3】难得的数字电路实验原始工程文件_Lab15_
[583199723]
|
20 |
7875 |
|
|
【Zynq】
ubuntu16.04 安装 vivado 后 无法再viv
[whitesnark]
|
2 |
7495 |
|
|
【软件智能】
请教如何计算器件的D触发器数量
[bucker]
|
0 |
1661 |
|
|
Synthesis going Out-of-Date fo
[EEPW干货喵]
|
1 |
2684 |
|
|
How to Constrain Clock Interac
[EEPW干货喵]
|
1 |
2113 |
|
|
usb_verilog 有很详细的英文说明，外添一份大连理工
[dongzhiL332]
|
9 |
5473 |
|
|
【Zynq】
zynq的FCLK_clk0无输出，请问是什么原因？
[maxwell1015]
|
0 |
4041 |
|
|
SPARTAN 3AN系列 excel footprint
[xiaolin4006]
|
0 |
1450 |
|
|
国外一大学的SPARTAN-3E开发板的实验例子（含代码很经
[jiangnanyu]
|
46 |
17933 |
|
|
请问用过Spartan6系列的产生的MIG的吗？MIG产生的
[tanyushuang727]
|
1 |
2637 |
|
|
【Zynq】
zynq调试MMU section translation
[piqiuarm]
|
0 |
3678 |
|
|
【ZingBoard开发手记】
V3学院杯开发大赛
[zhaocheng2006]
|
2 |
1762 |