网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 时钟引脚约束问题

共2条 1/1 1 跳转至页

时钟引脚约束问题

heu407nan
菜鸟
2010-04-24 10:06:58     打赏
做了一个分频器，时钟引脚clk在fpga内部怎么进行约束啊？直接约束到全局时钟上，还是？
回复
收藏
0



关键词： 时钟     引脚     约束     问题    

Jason_Zhang
高工
2010-04-24 13:05:21     打赏
2楼

你对时钟及分频器的性能要求如何？
直接用一个DCM就可以了


评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]