网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » ise生成IP核例化提示错误

共2条 1/1 1 跳转至页

ise生成IP核例化提示错误

kangwuwei
助工
2011-06-23 11:24:58     打赏
我用 ISE生成了2个 FIFO，在编译的时候 其中一个提示：ERROR:HDLCompilers:87 - "sdfifo.v" line 87 Could not find module/primitive 'wrfifo'。是什么原因造成的？
回复
收藏
0



关键词： 生成     核例     提示     错误    

dreamjsc
工程师
2011-06-26 12:06:12     打赏
2楼

如果你用的ISE9.1，那是ISE9.1的一个bug，可以生成VHDL语言试试，说见：http://china.xilinx.com/support/answers/24493.htm

如果是后面的版本，检查一下文件放置的目录是否有问题。


评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]