这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【应用手册】约束并分析Stratix IV, Stratix III, Arri

共1条 1/1 1 跳转至

【应用手册】约束并分析Stratix IV, Stratix III, Arria II GX和Cyclone III器件外部存储器接口时序

高工
2012-04-05 21:39:48     打赏
约束并分析Stratix IV, Stratix III, Arria II GX和Cyclone III器件外部存储器接口时序
对于当今的高速存储器件,难以保证其外部存储器接口能够满足各种时序要求。Altera®提供外部存储器物理层接口(PHY),这一ALTMEMPHY宏功能结合了源同步和自校准电路来提高系统时序余量,从而解决了这一难题。物理层接口是一种即插即用解决方案,使用功能强大的Quartus® II TimeQuest时序分析器进行时序约束和分析。这一PHY宏功能结合Cyclone® III、Stratix® IV、Stratix III和Arria® II GX FPGA的各种器件特性,简化了外部存储器接口的实现。本文档中所有Stratix IV和Stratix III器件的信息分别适用于HardCopy® IV和HardCopy III器件。详见an438_CN.pdf



关键词: 应用     手册     约束     分析     Stratix     Arria    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]