最新FPGA 处理速度的提高甚至可以允许设计人员能够灵活地创建自己的、针对应用的高速总线。
然而，这些设计师随即必须面对高速I/O 的挑战。通道间时滞、抖动以及数据窗口大小等因素都限制了FPGA 的实际数据速率要低于理论值。针对这些问题, FPGA 系统设计人员延续过去在ASIC 上的做法,采用能减少这些影响因素的I/O 体系结构。
这篇应用指南介绍今天最流行的I/O 体系结构, 和会使各种体系结构I/O 性能变差的因素。最后还将介绍如何针对您的应用选择最合适的I/O 体系结构。5989-1594CHCN选择适合您 FPGA设计的IO体系结构应用指南1500 .pdf
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂