这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】对系统信号完整性不确定因素进行建模

共1条 1/1 1 跳转至

【白皮书】对系统信号完整性不确定因素进行建模

高工
2012-04-21 08:30:04     打赏
【白皮书】对系统信号完整性不确定因素进行建模
本白皮书介绍导致系统级时序不确定因素的信号完整性(SI)机制,以及怎样在Quartus® II TimeQuest时序分析器中对这些机制进行建模,从而使外部存储器接口设计达到时序收敛。
通过使用Quartus II开发软件9.1以及更高版本的软件,在外部存储器接口上达到时序收敛,设计人员按照良好的电路板设计习惯,在实现典型外部存储器用户接口时,不需要针对Stratix® IV和Arria® II FPGA等Altera®倒装焊器件系列同时开关输出(SSO)、同时开关输入(SSI)、符号间干扰(ISI)和电路板级交叉串扰来分配单独的SI时序余量。详见wp-01153-system-si-uncertainty_CN.pdf



关键词: 白皮书     系统     信号     完整性     不确定     因素     进行         

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]