利用 Verilog 来创建 CPLD 设计-电子产品世界论坛

共1条 1/1 1 跳转至页

利用 Verilog 来创建 CPLD 设计

高工

2012-05-07 19:23:52 打赏

本应用指南对如何将 Verilog 应用到复杂可编程逻辑器件的基本原理进行了阐述。提供了各种组合逻辑电路实例，如多路复用器、解码器、编码器、比较器和加法器。还提供了同步逻辑电路实例，如计数器和状态机。

xapp143.pdf

关键词：利用 Verilog 创建设计

共1条 1/1 1 跳转至页

打赏帖
【笔记】生成报错synthdesignERROR被打赏50分
【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分
【STM32H7S78-DK评测】Coremark基准测试被打赏50分
【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分
【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分
每周了解几个硬件知识+buckboost电路（五）被打赏10分
【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分
野火启明6M5适配SPI被打赏20分
NUCLEO-U083RC学习历程2-串口输出测试被打赏20分
【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分