这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 数字锁相环 (DPLL) 参考设计

共1条 1/1 1 跳转至

数字锁相环 (DPLL) 参考设计

高工
2012-05-09 18:37:39     打赏
本应用指南和参考设计使用最少的外部元件和 Virtex™-4 剩余资源提供了数字锁相环 (DPLL) 解决方案。 DPLL 的性能比大多数集成的混合信号解决方案更出色。 DPLL 设计可用于很多不同应用,包括降低抖动 PLL、时钟乘法器 PLL、时钟恢复 PLL 和时钟生成器。

xapp854.pdf



关键词: 数字     锁相环     参考     设计    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]