EEPW论坛

1.设计目的

    设计40kHz，80kHz，160kHz信号滤波器，采样频率均为16倍，滤波器通带选择有效信号1.5倍，如下表格

	1	2	3
信号频率	40k	80k	160k
采样频率	640k	1280k	2560k
通带频率	60k	120k	240k

2.设计过程

    用MATLAB的FDATOOL工具设计了一个42阶FIR滤波器，并使用归一化频率设计，即通带使用0.1（0.09375舍入），并进行16bit量化，导出xilinx核可用系数。
    产生ip core，fir compiler参数设计为如图所示



3.仿真结果
 
40k情况下，输出正确（忽略滤波效果，仅就输出频率而言）
而其他频率下输出始终为sampling frequency。

4.问题

是否 fir compiler设计出的fir ip core不能适应多频率要求？

若可以，该如何设置？

谢谢~~~