使用ISE编译一个verilog HDL代码文档出现如下警告:
WARNING:Xst:737 - Found 8-bit latch for signal <count>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.
该文档内容如下:
module operation(
input rst_n,
input add,
input subtract,
output [7:0] q
);
reg [7:0] count;
always @ (add or subtract or rst_n)
begin
if(!rst_n)
count <= 0;
else if(!add)
count <= count + 1;
else if(!subtract)
count <= count - 1;
end
assign q = count;
endmodule
请问大虾们,这个警告怎么解决呢?先谢谢了。
共2条
1/1 1 跳转至页
额~解决了,代码修改如下:
module operation(
input clk_1M,
input rst_n,
input add,
input subtract,
output [7:0] q
);
reg [7:0] count;
always @ (posedge clk_1M or rst_n)
begin
if(!rst_n)
count <= 0;
else if(!add)
count <= count + 1;
else if(!subtract)
count <= count - 1;
end
assign q = count;
endmodule
说明:这是一个检测按键的module。我之前写成了组合逻辑电路,现改为时序逻辑电路就对了。看来需要深入了解组合逻辑电路和时序逻辑电路的语法以及应用场合。
module operation(
input clk_1M,
input rst_n,
input add,
input subtract,
output [7:0] q
);
reg [7:0] count;
always @ (posedge clk_1M or rst_n)
begin
if(!rst_n)
count <= 0;
else if(!add)
count <= count + 1;
else if(!subtract)
count <= count - 1;
end
assign q = count;
endmodule
说明:这是一个检测按键的module。我之前写成了组合逻辑电路,现改为时序逻辑电路就对了。看来需要深入了解组合逻辑电路和时序逻辑电路的语法以及应用场合。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
【有奖活动】震撼来袭!这场直播将直击工程师的心灵! | |
“我想要一部加热台”活动,不花钱赢取开发好工具!活动开始了哦 | |
【有奖活动】伙伴们:您的“需求”解决了吗? |
打赏帖 | |
---|---|
如何实现基于NXPiMX.RT1021的BH1730采集被打赏50分 | |
【换取手持数字示波器】AHT10温度检测分享被打赏40分 | |
【换取手持数字示波器】ACM32F070开发板点亮LCD屏和触控按键,串口,ADC被打赏40分 | |
【换取手持数字示波器】ACM32F070LCD屏和触控按键功驱动蜂鸣器分享被打赏40分 | |
【换取手持数字示波器】国民技术PWM功能知识分享被打赏40分 | |
【换取手持数字示波器】放大器运放知识分享被打赏40分 | |
【分享评测,赢取加热台】+开关电源AC输入知识分享被打赏30分 | |
【换取手持数字示波器】N32G430点亮数码管与串口打印、ADC被打赏40分 | |
老胖子聊电路--分析一个反馈电路被打赏50分 | |
【换取手持数字示波器】+点亮WS2812RGB灯被打赏50分 |