OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » 大型设计中FPGA 的多时钟设计策略

共2条 1/1 1 跳转至

大型设计中FPGA 的多时钟设计策略

工程师
2013-04-15 10:32:21    评分

    利用FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种
多时钟FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何
进行布线,本文将对这些设计策略深入阐述。

                      --------------Tim Behne 软件与信号处理部经理 Microwave Networks 公司
大型设计中FPGA 的多时钟设计策略.pdf




关键词: 大型     设计     时钟     策略    

高工
2013-04-15 12:20:16    评分
2楼
这个得好好学习一下,大型的FPGA系统设计中,异步时钟域经常遇到

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]