求助，请各位大神帮助。
我在练习将一个信号延时1个时钟输出，采用的是寄存器延时一拍，如果延时8个时钟就用八个寄存器。后来就想到如果我想要延时500ms，（clk=50MHZ），那岂不是要用到25000000个寄存器？我想应该有别的方法吧？但是左思右想不知道怎么办，还请大家能帮助我一下。谢谢！我有考虑过分频，但是这样信号输出就会失真，所以有别的办法么？
共6条
1/1 1 跳转至页
4楼
如果你是Altera的FPGA器件就是PLL单元，若使用的是Xilinx的FPGA器件则对应为DCM单元，这是FPGA特有是时钟资源
共6条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
