实验名称:实现一个FIFO(先进先出存储器)控制器,将一片普通RAM用作FIFO存储器
完成功能:制作一个FIFO(先进先出存储器)控制器,内部有两个独立的地址指针(读地址和写地址),可以允许数据顺序存入和顺序读出,CPLD将向普通RAM发送地址信号和读写控制信号,并向外设提供读写允许信号。
之前在课堂上学过verilog硬件描述语言,想通过贵网站的DIY活动实现这个实验,能熟练掌握CPLD对各种外设、总线的操作。
打赏帖 | |
---|---|
汽车电子中巡航控制系统的使用被打赏10分 | |
分享汽车电子中巡航控制系统知识被打赏10分 | |
分享安全气囊系统的检修注意事项被打赏10分 | |
分享电子控制安全气囊计算机知识点被打赏10分 | |
【分享开发笔记,赚取电动螺丝刀】【OZONE】使用方法总结被打赏20分 | |
【分享开发笔记,赚取电动螺丝刀】【S32K314】芯片启动流程分析被打赏40分 | |
【分享开发笔记,赚取电动螺丝刀】【S32K146】S32DS RTD 驱动环境搭建被打赏12分 | |
【分享开发笔记,赚取电动螺丝刀】【IAR】libc标注库time相关库函数使用被打赏23分 | |
LP‑MSPM0L1306开发版试用结果被打赏10分 | |
【分享开发笔记,赚取电动螺丝刀】【LP-MSPM0L1306】适配 RT-Thread Nano被打赏23分 |