OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » Virtex-7 FPGA Gen3 Integrated Block Comp

共3条 1/1 1 跳转至

Virtex-7 FPGA Gen3 Integrated Block Completion timeout机制

高工
2013-12-30 15:40:05    评分

2014—新的一年马上要翻开了。在此祝贺网友新年愉快、笑口常开

在此,特奉献Xilinx的这篇文章,欢迎踊跃下载,呵呵

 

任何一种 split 交易协议都存在 Requesters 得不到期望的 Completion 的风险。为了允许 Requesters 使用一种标准方式从这种情况下恢复,规定了 Completion timeout机制。

——回复可见内容——

PCIE 规范规定发出需要 Completions 的 Requests 的 PCIE 设备必须实现 Completion Timeout 机制。配置 Requests 除外。PCIE 设备每发出一个需要 Completions 的Requests,Completion timeout 机制被激活。PCIE Root Complexes, PCI Express-PCI Bridges, 和 Endpoints 需要实现 Completion timeout 机制。Switches 不需要主动发起操作,因而不需要 Completion timeout。……




关键词: Virtex-7     timeout    

院士
2013-12-30 16:12:50    评分
2楼
够高深的

菜鸟
2019-01-22 14:38:43    评分
3楼

凄凄切切群群群群群群群群群错


共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]