EEPW论坛

    作为新手，在初次使用FPGA前，是要走好多弯路的。

    我第一次使用FPGA，是需要将一个30MHz温补晶振的输出频率，分成2MHz、0.4MHz、90kHz、9kHz这几种，考虑到CPLD也是可以用来分频的，但是分不到我所需要的上述频率，只有在FPGA中先倍频到4种频率的公倍数后再整数分频，因此，选择了使用FPGA，芯片型号是Cyclone III 的EP3C16E144C8。开始设计原理图时，连晶振从哪个管脚输入都不清楚，包括各个bank的I/O电源如何去耦、哪种电源应该对应接到什么管脚去都不清楚。在百度里搜了一个芯片的资料，上面什么信息都看不出来。最后才搜到一个此芯片的各个管脚信号表，这才能够把原理图勉强画出来。后来听说要到官网上去下载相应芯片的资料才有想要的参考信息。

     后来明白了：Cyclone III的几档电压和之前系列器件有所区别，VCCIO不提了，主要根据用户需求设计；VCCINT是1.2V，和Cyclone II是一样的；特别需要留意的是PLL的供电部分，即VCCA和VCCD，VCCD与核压一样供1.2V没有问题，VCCA通常需要加一些推荐的去耦电路，它不是1.2V，必须供2.5V，Cyclone III的标准JTAG推荐接口电压是2.5V，当然貌似3.3V的时候也能够下载，不过还是按照官方推荐的电压来工作，以免出现麻烦。

    在画印制板的时候，器件底部有个大大的接地焊盘，印制板上方需要开一个天窗，将芯片接地脚完全接地，但是第一次时在背面接地的上方打了9个很小的过孔，焊接的时候因为过孔太小，焊锡流不尽去，导致无法有效接地，最后采用刀片把背面印制板掏出一个小洞，才解决了这个问题。将来应该考虑将这个焊盘下面的孔打大一些，保证其可焊接性。

    虽然最后还是达到了设计效果，但是到现在才还未明白各个clk时钟管脚的具体用法。

    回过头来，算是有点醒悟了，在设计之前，需要学会使用丰富的开发文档，这些文档在Altera官方网站上可以找到，只是在百度上搜，搜出来的资料五花八门，杂散无章，针对性较差。

    边学边总结，成功源于积累，相信在老师的教学课程的指导下，结合自己的实际动手，不久就会成功地熟练掌握驾驭这门技术的。