电子产品世界 » 论坛首页 » 基础知识 » 综合知识 » 第二十讲 加法器和数值比较器


共1条 1/1 1 跳转至

第二十讲 加法器和数值比较器

高工
2014-06-12 10:36:16    评分

第二十讲 加法器和数值比较器

6.6.1 加法器
一、半加器
1.含义
输入信号:加数Ai,被加数Bi
输出信号:本位和Si,向高位的进位Ci
2.真值表
3.输出逻辑函数式为
4.逻辑电路:
5.逻辑符号
二、全加器
1.含义
2.真值表
3.Si和Ci的卡诺图
4.逻辑函数表达式
5.逻辑图
6.逻辑符号。
三、多位加法器
1.含义:实现多位加法运算的电路,称为加法器。
2.进位方法:
⑴ 串行进位
⑵ 超前进位加法器
6.6.2 数值比较器
一、1位数值比较器
1.数值比较的含义
2.真值表:
二、多位数值比较器
MSI器件:CMOS 4位数值比较器CC14585
MSI器件如何查手册了解其功能并应用?
1.逻辑图(了解,不需记忆)
2.逻辑函数式(了解,不需记忆)
3.使用方法
(1)只比较两个4位二进制数时
(2)当比较两个4位以上8位以下的二进制数时

录像:组合逻辑电路的应用(40分钟)
6.6.1 加法器
一、半加器
1.只考虑两个一位二进制数的相加,而不考虑来自低位进位数的运算电路,称为半加器。
如在第i位的两个加数Ai和Bi相加,它除产生本位和数Si之外,还有一个向高位的进位数 。因此,
输入信号:加数Ai,被加数Bi
输出信号:本位和Si,向高位的进位Ci
2.真值表
根据二进制加法原则(逢二进一),得以下真值表。


4.逻辑电路:由一个异或门和一个与门组成。
如图6.6.1(a)所示。
5.逻辑符号

二、全加器

1.不仅考虑两个一位二进制数相加,而且还考虑来自低位进位数相加的运算电路,称为全加器。
如在第i位二进制数相加时,被加数、加数和来自低位的进位数分别为Ai 、Bi 、Ci-1 ,输出本位和及向相邻高位的进位数为Si、Ci。因此,
输入信号:加数Ai 、被加数Bi 、来自低位的进位Ci-1
输出信号:本位和Si,向高位的进位Ci
2.真值表



3.Si和Ci的卡诺图,如图6.6.2所示。

4.逻辑函数表达式

5.逻辑图,如图6.6.3(a)所示。

6.逻辑符号


三、多位加法器

1.含义:实现多位加法运算的电路,称为加法器。
2.进位方法:
⑴ 串行进位
图6.6.4所示为由4个全加器组成的4位串行进位的加法器。
低位全加器输出的进位信号依次加到相邻高位全加器的进位输入端CI。最低位的进位输入端CI接地。
显然,每一位的相加结果必须等到低一位的进位信号产生后才能建立起来。
主要缺点:运算速度比较慢。
优点:电路比较简单。
⑵ 超前进位加法器
主要优点:运算速度较高。

6.6.2 数值比较器

用于比较两个数大小或相等的电路,称为数值比较器。

一、1位数值比较器
1.数值比较的含义
一位二进制数A和B进行比较的电路。比较结果有三种情况。

二、多位数值比较器
多位二进制数如何比较大小?
如两个4位二进制数A=A3A2A1A0 和B=B3B2B1B0 进行比较时,则需从高位到低位逐位进行比较。
只有在高位相等时,才能进行低位的比较。当比较到某一位数值不等时,其结果便为两个4位数的比较结果。

MSI器件:CMOS 4位数值比较器CC14585
MSI器件如何查手册了解其功能并应用?
1.逻辑图(教材中图6.6.5所示,了解,不需记忆)

3.使用方法
(1)只比较两个4位二进制数时
用一片CC14585即可,将扩展端I(AB) 接低电平,I(A>B)和I(A=B) 接高电平。
(2)当比较两个4位以上8位以下的二进制数时
需两片CC14585,要用扩展端。
应先比较两个高4位的二进制数,在高位数相等时,才能比较低4位数。只有在两个4位二进制数相等时,输出才由I(AB) 、I(A>B)、I(A=B)决定。
图6.6.6所示为用两片CC14585组成的8位数值比较器。
将低位片的I(AB)接低电平0,I(A>B)和I(A=B)接高电平1。
将低位片的CC14585(1)的输出比较结果I(AB)和I(A=B)与高位片CC14585(2)的扩展端I(AB)和I(A=B)相连。






关键词: 比较器    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]