EEPW论坛

电子系统的心脏是时钟链路。时钟的原理和基础是锁相环和 DDS。时钟通过频率合成，提供所需要的频率、电平驱动、时钟同步等功能。相位噪声和抖动特性是时钟输出信号最重要和最基本的参数。锁相环的各个组成部分，包括参考源、参考分频、鉴相器、环路滤波器、压控振荡器等都对最终 PLL 的输出贡献噪声。

那么问题来了，使用时钟芯片时，你都遇到过哪些让人抓狂的问题呢？

ADI工程师内容整里的【时钟芯片常见问题解答】https://ezchina.analog.com/docs/DOC-1602 为大家解答了一些常见时钟芯片使用中的常见问题。感兴趣的可先移步至原帖https://ezchina.analog.com/docs/DOC-1602 在线看下文档，在决定是否要下载哦~