在设计中遇到FPGA的双时钟切换问题，一个时钟clk1为50M，在主电源供电时工作。一个时钟clk2为32K，在主电源掉电时，此时电池供电。遇到的问题是，FPGA中的PLL不支持32k时钟输入，如果将32k时钟直接入到普通IO上，可能会导致整个系统的时序无法保证。
再此，向大神求助，应如何使用这两个时钟。
| 有奖活动 | |
|---|---|
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 分享开发笔记，赚取电动螺丝刀（便携轻巧与无刷电机两款可选） | |
| 【活动延期至2025年6月30日】写试用笔记分享开发经验，换取手持数字示波器 | |
| 【有奖活动】伙伴们：您的“需求”解决了吗？ | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
