OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 求助:verilog时钟求助

共1条 1/1 1 跳转至

求助:verilog时钟求助

菜鸟
2004-11-12 04:52:00    评分

用verilog编写了两个模块,两个模块使用同一个时钟,第一个模块在时钟上升沿把数据放到数据总线,第二个模块在时钟下降沿读数据,可是用quartus后仿真的时候第二个模块老是读不出数据.请问是怎么回事啊?

先多谢各位了!




关键词: 求助     verilog     时钟    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]