EEPW论坛

Cadence设计系统公司副总裁兼亚太区总裁 居龙 电子产业瞬息万变，随着新一代半导体工艺和设计方法的进步，及新的应用领域和市场需求的变化，设计人员必须不断尝试新的EDA工具及解决方案。EDA工具在电子产品尤其是半导体设计中扮演着关键性角色。目前，EDA产业正面临一个关键的转折点，必须随着客户、电子及IC设计产业的需求而进行调整、改变与创新。 图1 技术挑战 图2 面向应用的“锦囊”整体解决方案 EDA工具及技术的进步与电子及半导体产业快速发展息息相关，尤其是2000年以后，随着电子消费产品成为电子系统及半导体产业的主流产品，对于芯片设计又提出了新的挑战。SoC芯片上各种数字和模拟IP模块的整合以及低功耗的要求成为新的技术难题；同时，验证产品架构及系统时，必须应对各种不同垂直应用领域的特殊功能。因此客户的需求除了工具、流程以外，也需要IP 设计方法及参考设计，以构成对某特定垂直市场应用领域的整体解决方案：这就是Cadence公司最近提出的“锦囊”(Kits)的概念。 电子行业发展的每一阶段都因为EDA技术有革命性的进步和突破而相应提高了设计能力，同时带动了EDA产业的快速发展。EDA产业在90年代末期已形成规模为40亿美元的全球性高科技产业，以技术创新为竞争焦点。然而，在过去5年，EDA产业发展遭遇瓶颈，每年平均成长率徘徊在3~5%左右。相对于半导体产业的成长而言，速度滞后。 造成这一现象主要有两方面的原因：一方面因为工艺的进步及设计复杂度的增加，使设计的难度及风险显著提高，全球IC设计项目的总数有逐年下降的趋势，对EDA工具的需求没有增加；另一方面EDA公司之间竞争激烈，产品价格下滑，研发及销售的成本增加，利润降低。然而，设计公司仍要求EDA公司提供新的设计工具，以满足其对新应用领域的需求，这就使得EDA产业必须作出新的调整及变革。 EDA生存必须适应市场趋势，未来主要有两大战略方向。 专注技术创新，保持领先地位 随着半导体工艺迈入纳米时代，及设计复杂度的快速提升，设计公司面临许多设计挑战，包括时序收敛、信号完整性、可制造性设计(DFM)及低功耗设计， 设计公司被迫寻找新的EDA设计工具以提升生产率，进而应付当今市场的激烈竞争(如图1所示)。先进的技术是EDA公司的生命线，必须持续投入内部研发，以创新想法及新颖技术配合半导体工艺及设计领域的要求开发最新的产品。针对市场需求，今后EDA产品技术创新的重点将会在系统级验证及DFM两大领域。 为了增加在系统及验证市场的竞争力，Cadence收购了提供系统验证解决方案的关键供应商Verisity公司，通过其主要的VPA(验证过程自动化)产品，提供了一个在统一的多语言基础架构上进行模拟、加速、仿真的解决方案，可帮助客户显著提高产品质量和加快产品上市时间。目前许多国际领先厂商及新兴设计公司都已开始全面采用这种新的方式。 根据Dataquest的资料显示，在65nm及90nm以下的IC设计，产品的成品率是影响设计及最终产品竞争力的最大因素，DFM工具因而受到高度重视。在IC设计阶段需充分考虑在芯片制造时所可能发生的缺陷及偏差，目前有些布线工具已经具有OPC分析能力，而且许多EDA公司都正在加大开发DFM工具方面的投入力度。 加强客户合作，互利共赢 如以上所述，传统的设计流程往往没有整体的概念，跨不同领域的验证常常不可实现。并且，很多时候设计工程师们必须手工来完成数字与模拟模块的整合。同时，在建模、参数提取和反复的仿真中还需花费大量的时间与精力，这对按进度完成产品开发来说通常是致命的。此外，随着最终应用领域的不同，这些设计问题还将千变万化，层出不穷。 不论设计公司开发针对何种应用市场的产品，其中都有一些问题是相通的，设计工程师们仍然必须进行IP模块的整合、混合信号的仿真和软件与硬件的验证等工作。这些共同的问题再加上随着最终应用市场的不同，很多与应用相关的特定问题不断涌现，业界急需EDA产业用一种与目前截然不同的方法来真正解决这些问题。 中国设计公司有许多从事无线网络通信和消费类电子产品的开发。以无线网络通信市场为例，设计工程师们面临着艰巨的挑战。首先，必须满足严格的低功耗指标。但是，低功耗指标却往往与射频模块的整合相矛盾。其次，最终产品体积的目趋小型化，使得整合及验证各种混合信号及IP模块变得极其复杂。 此外，为了适应越来越残酷的竞争，设计团队若要获得成功，必须使他们的最终设计与众不同，仅依靠传统工具及优化的设计流程并不能使他们最终胜出。这就要求EDA供应商不仅仅提供正确的技术，而且必须理解他们具体的垂直应用市场中设计所面临的挑战，并与他们共同解决这些问题。 针对这些垂直应用市场的关键技术，EDA供应商不能只提供一些点工具，而必须提供相应的整体设计方案- “锦囊”。以一套完整的工具、平台、流程和IP模块为基础，通过一个相应的参考设计进行演示，以映射到客户的特定垂直市场需求，如图2所示。 随着新的“锦囊”概念的变迁，EDA供应商必须同时扮演一个新的角色。他们必须与其客户建立真正的伙伴关系，而不是仅仅提供工具；他们必须成为客户解决这些设计挑战、降低设计风险和提高生产率的得力助手。唯有如此，电子及IC设计公司才能把宝贵的资源投入到产品的差异化设计中，而不是浪费在设计架构上。 Cadence已首先意识到了这种转变，并且已经在这方面走出了关键的第一步。自2005年9月起推出了一系列面向最终垂直应用的“锦囊”解决方案：模拟混合信号设计（AMS）“锦囊” 、射频设计“锦囊”和ARM优化设计“锦囊”。 AMS设计“锦囊”可以帮助无线、有线和消费电子产品的AMS设计人员在创建可复用的AMS模块时缩短设计周期，并增加设计的可预测性；射频设计“锦囊”可以加速无线芯片设计人员的项目进度并保证最终产品性能满足设计要求；ARM优化设计“锦囊”在固化可综合ARM核过程中可帮助设计人员提高性能、功耗利用率和产品尺寸。 此外，针对设计的不同难度和复杂度，EDA公司还必须提供相应层次化的技术方案来适应不同层次用户的需求。5百万门与5千万门设计的需求不尽相同；同样，10人的验证团队与上百人的验证团队的需求也迥然不同。EDA公司必须根据不同的需求为客户量身定做最合适的方案。Cadence首先对市场进行了分层，并在2005年率先推出了Encounter L、Encounter XL、Encounter GXL 和Incisive Enterprise、Incisive Design Team 和Incisive HDL 等分层化产品。其中Encounter L可以满足5百万门级IC的平面化设计需求；Encounter XL主要针对高达5千万门以上的SoC层次化设计需求。Encounter GXL则面向一亿门以上的最尖端IC设计，并且包含针对65nm以下工艺的成品率优化、全局综合以及低功耗设计技术。