共2条
1/1 1 跳转至页
VHDL,PORT 在VHDL中不通过PORT,多个实体间如何共享一个信号?
问
不通过PORT,多个实体间如何共享一个信号?
我想通过共享程序包中定义某个signal,在其他实体中引用包中的这个变量,编译错误如下:
Error (10001): Verilog HDL or VHDL error at servo.vhd(228): unsupported reference to global signal or variable ttt
Error (10001): Verilog HDL or VHDL error at typepackage.vhd(10): ttt is declared here。
如果只在包中申明,实体中不引用是可以通过编译的。纳闷。。。
答 1: 带时序的COMPONENT组件设计中VHDL需要做很多重复的工作
我想通过共享程序包中定义某个signal,在其他实体中引用包中的这个变量,编译错误如下:
Error (10001): Verilog HDL or VHDL error at servo.vhd(228): unsupported reference to global signal or variable ttt
Error (10001): Verilog HDL or VHDL error at typepackage.vhd(10): ttt is declared here。
如果只在包中申明,实体中不引用是可以通过编译的。纳闷。。。
答 1: 带时序的COMPONENT组件设计中VHDL需要做很多重复的工作
共2条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
| 【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
| 送您一块开发板,2025年“我要开发板活动”又开始了! | |
我要赚赏金
