共2条
1/1 1 跳转至页
A点和B点形成的下降沿会有什么不同?

问
http://www.21icsearch.com/buzi/upimage/upfile/20053121919410.jpg
答 1: 我用它提供给cd4060计数。主要用下降沿?我本来认为是一样的,时间是1/50Hz的倍数,可是1图不是的?
2图才是?为什么?谢谢解答。 答 2: B这个可能会去掉小的下降沿吧 答 3: 给点解答啊 答 4: 如果光耦没有画错的的话在光耦导通时A点是零电位,B点是10×1/5.7V;不同时都是10V 答 5: 不好意思,光耦画错了,谢谢了。我主要是想知道下降沿,我是给CD4060做脉冲输入的。 答 6: 用图1时间一长,几个相同电路就不同步了,而2图会同步的。 答 7: A点陡,B点慢一些 答 8: 会影响同步吗? 答 9: 图1是否可能有小下降沿引起4060动作吗? 答 10: 10V对地并0.1u电容、A点对地并0.01u电容试试 答 11: 10V已对地并了0.1u电容、A点对地没并0.01u电容图2工作正常,就是想知道为什么。 答 12: 4.7k电阻6K还马马乎乎,大了又不对了。 答 13: 如果计数输入B点是从1.几V上跳的,A点是从0V上跳的,对CD4060来说达到施密特门限的时间要稍快些。而下跳时A点比B点快,这就时他们的区别。 答 14: 我觉得通过光偶出来的脉冲有一个不完整小下降沿 答 15: 两者输出低电平不同 答 16: 关键是解释同步问题啊 答 17: 大家关心一下啊 答 18: 谢谢各位了,但我还没明白啊。 答 19: 可能是图1有杂波的缘故我在使用4098单稳态芯片的时候也出现了怪怪的问题。本来按照datasheet的接发,应该是上升沿触发而下降沿不触发。而实际上都会触发。我现在也不知道确切的原因。当时使用的输入脉冲也是经过处理过的,不存在状态变换过程中的震荡现象(即不是像继电器输入一样存在杂波),但是仍然可以在下降沿触发单稳态电路。
你的电路是不是也是因为类似的缘故。加一个滤波电容试一试。
答 1: 我用它提供给cd4060计数。主要用下降沿?我本来认为是一样的,时间是1/50Hz的倍数,可是1图不是的?
2图才是?为什么?谢谢解答。 答 2: B这个可能会去掉小的下降沿吧 答 3: 给点解答啊 答 4: 如果光耦没有画错的的话在光耦导通时A点是零电位,B点是10×1/5.7V;不同时都是10V 答 5: 不好意思,光耦画错了,谢谢了。我主要是想知道下降沿,我是给CD4060做脉冲输入的。 答 6: 用图1时间一长,几个相同电路就不同步了,而2图会同步的。 答 7: A点陡,B点慢一些 答 8: 会影响同步吗? 答 9: 图1是否可能有小下降沿引起4060动作吗? 答 10: 10V对地并0.1u电容、A点对地并0.01u电容试试 答 11: 10V已对地并了0.1u电容、A点对地没并0.01u电容图2工作正常,就是想知道为什么。 答 12: 4.7k电阻6K还马马乎乎,大了又不对了。 答 13: 如果计数输入B点是从1.几V上跳的,A点是从0V上跳的,对CD4060来说达到施密特门限的时间要稍快些。而下跳时A点比B点快,这就时他们的区别。 答 14: 我觉得通过光偶出来的脉冲有一个不完整小下降沿 答 15: 两者输出低电平不同 答 16: 关键是解释同步问题啊 答 17: 大家关心一下啊 答 18: 谢谢各位了,但我还没明白啊。 答 19: 可能是图1有杂波的缘故我在使用4098单稳态芯片的时候也出现了怪怪的问题。本来按照datasheet的接发,应该是上升沿触发而下降沿不触发。而实际上都会触发。我现在也不知道确切的原因。当时使用的输入脉冲也是经过处理过的,不存在状态变换过程中的震荡现象(即不是像继电器输入一样存在杂波),但是仍然可以在下降沿触发单稳态电路。
你的电路是不是也是因为类似的缘故。加一个滤波电容试一试。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |