EEPW论坛

问  

    我现在用VHDL在ise环境下编写程序，时钟是100M的。感觉很多书上写的只能仿真用，比如书上常见的计数器是一个信号自己加，但是实际上是行不通的。网上有没有专门探讨VHDL语言的论坛啊，给介绍介绍呗，多谢各位了！


答 1: 我用Quartus II 4.0环境可没有出现这个问题喔计数器的信号用函数信号发生器加，是可以实现的 答 2: 看看台湾人的书，好一些我以前看的一本铁路出版社的FPGA的书感觉挺好的。国内的书2002年以前的很多都不能实际做。