问
我现在正在设计一个芯片,想要设计一个外挂的SDRAM接口,但是不知道SDRAM读数据的时候,给出读地址到数据读出的时间是一个固定的几ns,还是跟时钟有关系是几个时钟周期?
请教大家!!
答 1:
我所见过的芯片,都是跟系统时钟相关的。
答 2:
跟时钟相关,但不能超过器件极限速度参数
答 3:
sDRAM
答 4:
xiexie 继续我后来查了一下有关SDRAM的资料,
延迟时间=系统时钟周期*CL数+存取时间
CL数一般为2或者3
这里的延迟时间是不是就是给出读地址到数据能够读出来的延迟??