网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  时

全部| 精华| 求助| 下载
共382条 8/10 |‹ ‹ 5 6 7 8 9 10 › 跳转至页
q2生成的pll输出时钟为什么有不应该的相位差？ 【FPGA/CPLD】
becoll|浏览：2428|回复：0| becoll 2009-12-11 22:59:36
多任务系统看门狗如何实现 ? 【DSP系统】
star800|浏览：6195|回复：1| 1165915006 2009-11-28 20:52:39
modelsim可以保存仿真多长时间的波形 【FPGA/CPLD】
becoll|浏览：8244|回复：6| Jason_Zhang 2009-11-15 12:02:46
TI C54xx DSP 十天速成讲义 <一> 【DSP系统】
huihaitun|浏览：47517|回复：137| fq2007 2009-11-08 09:19:54
关于时序约束两问 【FPGA/CPLD】
becoll|浏览：2206|回复：2| becoll 2009-11-08 09:14:31
仿真器的新时代已到来 【DSP系统】
LIADSP|浏览：2822|回复：4| brbl 2009-10-20 21:37:57
基于门控时钟的CMOS电路低功耗设计 【FPGA/CPLD】
Jason_Zhang|浏览：2712|回复：1| bobliu9111 2009-10-15 11:04:02
推荐一款时钟分配芯片最好是插脚的 【FPGA/CPLD】
风语者|浏览：3018|回复：3| Jason_Zhang 2009-10-08 16:57:34
关于DSP定时器 【DSP系统】
风语者|浏览：5624|回复：9| fq2007 2009-10-04 16:39:03
转电子科大tony的工作经验 【FPGA/CPLD】
Jason_Zhang|浏览：2442|回复：4| Jason_Zhang 2009-09-21 09:57:54
关于调试NISO时，flash出现的问题 【FPGA/CPLD】
shensheriyue|浏览：3510|回复：2| 271303204 2009-09-08 16:06:01
如果需要多路频率相同，但相位不同的时钟信号，改怎么办呢？ 【FPGA/CPLD】
271303204|浏览：7687|回复：12| Jason_Zhang 2009-07-06 12:31:14
Cyclone器件全局时钟尽在掌控 【FPGA/CPLD】
0750long|浏览：5620|回复：6| Jason_Zhang 2009-06-26 10:32:21
基于CPLD和单片机的激光测距时间间隔测量 【FPGA/CPLD】
271303204|浏览：2416|回复：3| 271303204 2009-05-05 12:00:13
[精华] 引脚到引脚的延时是什么意思呢？ 【FPGA/CPLD】
271303204|浏览：5234|回复：5| Jason_Zhang 2009-04-12 13:35:26
源同步接口的时序模型 【FPGA/CPLD】
0750long|浏览：4899|回复：0| 0750long 2009-03-31 12:13:14
一种跨时钟域的通信方式 【FPGA/CPLD】
0750long|浏览：2596|回复：2| 271303204 2009-03-24 10:18:13
高速PCB板设计 【FPGA/CPLD】
0750long|浏览：2821|回复：1| 271303204 2009-03-24 10:16:41
ISE时序约束笔记8——Achieving Timing Closure 【FPGA/CPLD】
0750long|浏览：4885|回复：0| 0750long 2009-03-18 10:17:40
请教如何将一个pulse从一个时钟域传到另外一个时钟域 【FPGA/CPLD】
Jason_Zhang|浏览：2048|回复：0| Jason_Zhang 2009-03-17 14:07:14
做FPGA设计时需注意的一些关键问题 【FPGA/CPLD】
Jason_Zhang|浏览：1999|回复：2| 271303204 2009-03-17 11:11:26
[精华] 如何将信号做一定的延时？ 【FPGA/CPLD】
风语者|浏览：7115|回复：12| 0750long 2009-03-10 19:02:39
发一个王巍（xilinx 讲师）进行xilinx课程培训时的课件，参加培训一般都是教授哦。 【FPGA/CPLD】
junxiu6|浏览：2895|回复：2| 风语者 2009-03-07 12:57:53
基于DSP的图像实时处理模块（工业级） 【DSP系统】
iceice1974|浏览：2885|回复：6| iceice1974 2009-02-26 09:08:49
[精华] 问个入门问题：时序功能与逻辑功能的不同 【FPGA/CPLD】
风语者|浏览：3521|回复：9| Jason_Zhang 2009-02-23 18:51:22
FPGA时钟讲解！ 【FPGA/CPLD】
Jason_Zhang|浏览：1806|回复：0| Jason_Zhang 2009-01-18 11:25:13
CYCLONEIII,下载时,can't scan JTAG chain 【FPGA/CPLD】
huanying0012|浏览：3716|回复：1| Jason_Zhang 2009-01-18 10:13:10
FPGA/CPLD设计小技巧 【FPGA/CPLD】
Hongjun|浏览：2950|回复：2| 逆水寒215 2008-10-09 16:38:42
求教前辈关于DSP2812时钟的一个问题 【DSP系统】
jpp|浏览：2967|回复：1| jpp 2008-08-23 09:38:29
DSP+FPGA 实时信号处理系统 【DSP系统】
8wy103405|浏览：2557|回复：0| 8wy103405 2008-07-26 16:46:07
请教:ccs3.3连接时报错,请高手指点指点! 【DSP系统】
sunwind45|浏览：5760|回复：1| sunwind45 2008-06-24 08:52:49
DSP+FPGA 实时信号处理系统 【DSP系统】
8wy103405|浏览：2364|回复：0| 8wy103405 2008-06-19 20:38:52
基于DSP多处理器实时开发环境的设计 【DSP系统】
felixwoo|浏览：2024|回复：0| felixwoo 2008-06-13 23:56:50
FPGA设计的验证技术及应用原则 【FPGA/CPLD】
tingzi|浏览：2306|回复：0| tingzi 2008-05-16 16:04:36
怎么选择外部时钟？ 【DSP系统】
tingzi|浏览：2558|回复：2| stonesx 2008-05-15 09:32:00
TI DSP应用技术大讨论 [转帖] 【DSP系统】
glorey|浏览：2937|回复：1| 8wy103405 2008-04-29 17:01:41
Altera FPGA 配置时序说明 【FPGA/CPLD】
Hongjun|浏览：3036|回复：0| Hongjun 2008-04-19 14:24:37
基于FPGA的并行DSP芯片实时图像编码平台 【FPGA/CPLD】
老菜鸟|浏览：2486|回复：0| 老菜鸟 2008-04-16 17:59:50
请教定时器T0的问题 【DSP系统】
tingzi|浏览：2482|回复：2| hyj666666 2008-04-09 16:06:10
做DSP最应该懂得57个问题(转) 【DSP系统】
GVGV|浏览：2815|回复：2| mollyxn 2008-04-09 15:31:57
全部|精华
共382条 8/10 |‹ ‹ 5 6 7 8 9 10 › 跳转至页