网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  O

全部| 精华| 求助| 下载
共1431条 12/36 |‹ ‹ 10 11 12 13 14 15 › ›| 跳转至页
为什么quartus综合没有报错而modelsim rtl仿真就报错了 【FPGA/CPLD】
2013crazy|浏览：1678|回复：0| 2013crazy 2015-09-24 11:01:19
DDR2的仿真 【FPGA/CPLD】
zcgeek|浏览：2548|回复：3| shangziyun 2015-09-16 10:47:08
ISE环境下使用Verilog进行设计出现问题请教 【FPGA/CPLD】
XJTUMile|浏览：5560|回复：2| XJTUMile 2015-08-27 14:54:23
fpga通过iic通信单字节读写数据给eeprom时问题 【FPGA/CPLD】
861zz7283|浏览：2228|回复：4| lianggui5 2015-08-21 11:24:50
Crazybingo大作 【FPGA/CPLD】
南盗|浏览：3638|回复：7| anmko 2015-08-05 21:38:11
Synplify 、Synplify Pro 版本猜想 【FPGA/CPLD】
lijingdong123|浏览：1684|回复：0| lijingdong123 2015-08-03 13:25:38
有没有好的关于TI 的 SYS/BIOS 的资料 【DSP系统】
52mcu|浏览：2002|回复：0| 52mcu 2015-07-18 20:26:24
求大神：做nios，用的on_chip ram,编译后出现如下报错，怎么处理？ 【FPGA/CPLD】
xcruoyun|浏览：1717|回复：0| xcruoyun 2015-07-10 15:48:22
我用SDK2014.3.编译程序源代码的时候可以编译生成.o文件，但~~~~ 【FPGA/CPLD】
站的高尿的远|浏览：1681|回复：0| 站的高尿的远 2015-07-03 16:10:59
使用Robei利用verilog语言做ALU设计 【FPGA/CPLD】
fpgachuxue|浏览：4812|回复：7| fpgachuxue 2015-05-21 10:16:03
给大家分享一个福利，Robei软件对学生免费发放了！ 【FPGA/CPLD】
fpgachuxue|浏览：3670|回复：9| fpgachuxue 2015-05-21 10:15:52
project底下的文件一直是 tcl scripts2 但我已经修改了tcl文件 一直没作用 【FPGA/CPLD】
站的高尿的远|浏览：1381|回复：0| 站的高尿的远 2015-05-11 15:05:14
quartus联合modelsim仿真 【FPGA/CPLD】
zcgeek|浏览：2837|回复：0| zcgeek 2015-05-08 14:32:30
cordic最全的资料 【FPGA/CPLD】
Jason_Zhang|浏览：3361|回复：4| zdfmessi 2015-05-01 10:07:39
spartan6的开发板，现在要去弄基于FPGA的OFDM调制解调，现有的板子能跑吗？ 【FPGA/CPLD】
站的高尿的远|浏览：1918|回复：1| 51FPGA 2015-04-28 15:40:55
contex r4的平台上做spi nor flash的烧写问题 【FPGA/CPLD】
站的高尿的远|浏览：1665|回复：0| 站的高尿的远 2015-04-15 13:47:52
ROM中存入32个8位数据，我写了读程序我怎么看到我读的数据了 【FPGA/CPLD】
duxvfeng|浏览：3060|回复：2| duxvfeng 2015-04-01 16:47:48
IO配置 【FPGA/CPLD】
yelo168|浏览：1643|回复：1| yelo168 2015-03-23 22:43:56
求问下modelsim报这个错什么意思 【FPGA/CPLD】
站的高尿的远|浏览：1747|回复：1| wjf19911004 2015-03-23 08:38:48
【应用笔记】AN 479:在Cyclone系列器件中实现LVDS接口设计指南(AN 479: Design Guidelines for Implementin 【FPGA/CPLD】
bobgeng|浏览：3012|回复：1| zcgeek 2015-03-22 21:04:22
Vivado 2014.4 破解 【FPGA/CPLD】
149030024|浏览：2740|回复：0| 149030024 2015-03-19 12:51:28
请问各位，FIFO读写的时候，读写地址是根据什么产生的？ 【FPGA/CPLD】
站的高尿的远|浏览：1543|回复：1| jackwang 2015-03-18 10:22:20
Xilinx_ISE_Design_Suite_v10_1___CRSiSO 【FPGA/CPLD】
九哥|浏览：2325|回复：2| 风魔小象 2015-03-09 19:59:59
VHDL INOUT 信号仿真 【FPGA/CPLD】
火焰昌|浏览：1551|回复：0| 火焰昌 2015-03-06 21:37:15
一种面向LTE基站的SOC平台软件解决方案 【DSP系统】
putianyaoxie|浏览：2148|回复：0| putianyaoxie 2015-03-04 11:51:26
请教一个Verilog HDL 语法问题 【FPGA/CPLD】
lianxiuxiu|浏览：1876|回复：1| jiahua1010 2015-02-16 15:30:32
我的问题：怎么选择 Export 列的属性为*_external connection？ 【FPGA/CPLD】
站的高尿的远|浏览：1627|回复：1| 风魔小象 2015-01-23 22:26:07
FSL总线IP核及其在MicroBlaze系统中的应用 【FPGA/CPLD】
风魔小象|浏览：2093|回复：0| 风魔小象 2015-01-18 21:08:15
Xilinx UCOS移植的官方手册 【FPGA/CPLD】
风魔小象|浏览：1839|回复：1| 约瑟叔叔 2015-01-11 16:32:00
对于C5000，大于48K的程序如何BOOT的解决方法 【DSP系统】
zhuzai|浏览：1378|回复：0| zhuzai 2015-01-09 14:46:37
uC/OS-II实时操作系统在嵌入式平台上进行移植的一般方法和技巧 【DSP系统】
zhuzai|浏览：1454|回复：0| zhuzai 2015-01-09 14:40:35
TMS320VC33之bootloader应用心得 【DSP系统】
yangyun|浏览：1710|回复：1| 落月风情 2014-12-21 23:35:59
可综合的Verilog RISC CPU设计（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：6069|回复：2| s52646 2014-12-21 22:07:14
帮您快速入门 TI 的 Codec Engine 【DSP系统】
DSP新天地|浏览：6342|回复：10| deebug 2014-12-21 18:42:21
Run-time和load-time初始化(zz) 【DSP系统】
yangyun|浏览：1588|回复：0| yangyun 2014-12-21 10:30:23
TI DSP BIOS 【DSP系统】
yangyun|浏览：1214|回复：0| yangyun 2014-12-21 10:29:38
ARBOR宽温级嵌入式主板在医疗多参数监护仪中的应用 【DSP系统】
小绵羊|浏览：1268|回复：0| 小绵羊 2014-12-18 19:36:49
HELLO五(一)：2812中断系统概述 【DSP系统】
小绵羊|浏览：1689|回复：0| 小绵羊 2014-12-18 19:29:08
Nios II cpu 死机问题 【FPGA/CPLD】
阿苍|浏览：3000|回复：1| 南盗 2014-12-14 13:54:36
HELLO六：2812的时钟系统 【DSP系统】
dianzi88|浏览：2064|回复：0| dianzi88 2014-12-08 20:01:30
全部|精华
共1431条 12/36 |‹ ‹ 10 11 12 13 14 15 › ›| 跳转至页