用CPLD对信号做2次取反，却编译不过。如下：
module demo2(k,exain);
input exain；
reg exa；
output k;
not n1(exa,exain);
not m1(k,exa);
endmodule
为什么编译不过啊？
output or inout port "<gate output>" must be connected to a structural net expression
共5条
1/1 1 跳转至页
verilog怎么编译不过啊?
2楼
只要把“reg exa；”去掉或改成“wire exa;”，就可以了。
因为你使用的是门级描述，门与门之间的只能是wire，而不能是reg，这与RTL级描述是不同的。
共5条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| STM32C0116DK开发探索记（3）被打赏￥30元 | |
| STM32C0116DK开发探索记（2）被打赏￥24元 | |
| STM32C0116DK开发探索记（1）被打赏￥29元 | |
| 谨防极海G32M3101电机评估板易跌落的陷阱被打赏￥24元 | |
| 【全网首拆】M5STACK ATOM系列开发板拆解 / AtomS3R-CAM摄像头更换方法(提高10倍像素)被打赏￥26元 | |
| 基于MCP23S17的输入输出功能模块控制被打赏￥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元 | |
| Switch-Case局部变量定义问题被打赏￥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元 | |
| PCF8574功能模块及其使用被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
