用CPLD对信号做2次取反，却编译不过。如下：
module demo2(k,exain);
input exain；
reg exa；
output k;
not n1(exa,exain);
not m1(k,exa);
endmodule
为什么编译不过啊？
output or inout port "<gate output>" must be connected to a structural net expression
共5条
1/1 1 跳转至页
verilog怎么编译不过啊?
2楼
只要把“reg exa；”去掉或改成“wire exa;”，就可以了。
因为你使用的是门级描述，门与门之间的只能是wire，而不能是reg，这与RTL级描述是不同的。
共5条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 一种有效完成脚本程序测试的方法被打赏￥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏￥33元 | |
| 开箱一块k230被打赏￥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏￥33元 | |
| 28BYJ-48机械臂实现人脸跟随被打赏￥24元 | |
| 基于RK3506B的片温识读功能的实现被打赏￥25元 | |
| 【瑞萨RA8D1测评】基于FreeRTOS的lvgl移植教程被打赏￥29元 | |
| 电子价签墨水屏开发被打赏￥35元 | |
| 【Ozone】RTT 打印终端使用被打赏￥29元 | |
| BMS保护板绝缘检测功能-不平衡电桥技术绝缘电阻检测设计与实现被打赏￥34元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
