网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 关于verilog中for循环语句的一些思考

共11条 1/2 1 2 › 跳转至页

关于verilog中for循环语句的一些思考

271303204
助工
2009-04-13 08:31:49     打赏
在verilog中，for循环语句变量的增加并不是如C中的那样循环计算，他们表示的是逻辑电路的硬件行为。也就是说，循环几次，就意味着几个相同的电路单元的出现。

我的这点理解不知道对不对，请各位高手指教.........
回复
收藏
0



关键词： 关于     verilog     循环     语句     一些     思考    

Tony
高工
2009-04-13 10:03:03     打赏
2楼
置顶，高手路过回答一下吧！

评论
271303204
助工
2009-04-13 13:07:59     打赏
3楼
高手怎么还没有路过呢？

评论
Jason_Zhang
高工
2009-04-13 13:19:14     打赏
4楼
楼主正解。在Verilog综合时，for语句会被展开，也就是逻辑块的复制。楼主可以写一个简单的程序，然后综合看看RTL图，就可以理解。
所以在Verilog综合时，for语句是要谨慎使用的。

评论
huangming1985
菜鸟
2010-06-13 15:54:10     打赏
5楼

很是正确的


评论
heiyux
菜鸟
2010-06-16 00:03:25     打赏
6楼
对的，只是节省了代码的长度而已

评论
chenhaikun
菜鸟
2010-06-19 11:33:15     打赏
7楼
支持一下

评论
Jason_Zhang
高工
2010-06-19 13:24:04     打赏
8楼

嗯，很正确。一语道破


评论
只为吸引你
菜鸟
2011-04-02 21:19:12     打赏
9楼
正在用FOR呢，我想问，要是同样的电路复制for执行的次数的话，那么和for中的变量有什么关系吗？就是有如果i从0到n，和i从n到0，对于电路有分别吗？执行时是按顺序执行的还是并行啊？急，··谢谢···

评论
SunFH123
菜鸟
2012-03-05 22:23:36     打赏
10楼
for语句的判断表达式是不是必须全是确定的值。如果用输入端口的值作为判断表达式是不是就不行啊？

评论
共11条 1/2 1 2 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]