不好意思,看不见你的图,能重新上传一下吗?
“有点勉强”是什么意思?能详细说一下吗?
14楼
哦,可以把图片再上传上来看看吗?
另外,能告知你用的是哪个仿真软件?CLK频率多少?
从行为仿真上看,是不该少一点的。
16楼
回复becoll:
加个半个时钟周期的延迟信号是为了消除a和a_onedelay相或时可能的毛刺,就是a的下降沿和a_onedelay上升沿,两个边沿相或,不知道会是什么结果,为了安全,就用a_halfdelay再或一下
回复
我要赚赏金打赏帖 |
|
|---|---|
| bsp_log:RTT分级日志封装被打赏¥16元 | |
| J-LinkRTT常用API函数讲解被打赏¥14元 | |
| 【S32K3学习整理】S32K388 四核启动被打赏¥23元 | |
| 【S32K3学习整理】Lockstep和Decoupled 模式被打赏¥28元 | |
| 嵌入式芯片调试神器-J-LinkRTT被打赏¥21元 | |
| 人体红外PIR感应传感器使用(ESP32S3)被打赏¥26元 | |
| 一种有效完成脚本程序测试的方法被打赏¥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏¥33元 | |
| 开箱一块k230被打赏¥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏¥33元 | |
我要赚赏金
