能把这个工程传上来看看吗？
或者告知你的inclk0、c0、c1、c2各是多少？

工程使用的器件是cycloneII系列的EP2C35F672C6，用modelsim时需要编译这个系列的库* _*

我自己新建了一个工程：Quartus II V9.1， Modelsim SE 6.5C， EP2C35F672C6， Verilog
Modelsim下做行为仿真，结果正确：


Quartus II下仿真结果和你的一样。
Quartus II做仿真时有提示如下：

我想应该就是这个原因。看来Altera打算放弃自己的Simulator了。

如果需要的话，我可以把工程上传。

我用的是Quartus II V7.1， Modelsim SE 6.2b。难道是版本的原因？
版主可否帮我用你的modelsim单独仿真一下我上传工程中的clk100.vhd文件，我想确定一下是不是modelsim版本的原因，谢谢！

恩，谢谢！不过这个工程很简单，就一个时钟输入，完全没必要写testbench，直接用modelsim的波形编辑（create wave）就可以仿真，我现在无论用哪种方式仿真都看不到结果，有时间换个modelsim版本看看