哪位高手能指点一下:Allegro 中10层板中导出的DIP封装能够直接导入到4层板中吗,会不会存在由于内层命名不同而导致的不能正确连接的问题?比如10层板中地层叫pgp02,4层板中叫GND
共6条
1/1 1 跳转至页
4楼
你先从10层板中将元件封装导出后,最好是重新整理一下,因为他会把其他的层叠信息一同带进去,一般用焊盘编辑器打开该PCB封装中的设计到焊盘,然后将中间的层信息删掉只留下 Top defult internal Bottom 以及阻焊和丝印等信息;如下图 类似于VCC,gnd2 这些就需要删掉(图片是4层板的通孔焊盘)

共6条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 一种有效完成脚本程序测试的方法被打赏¥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏¥33元 | |
| 开箱一块k230被打赏¥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏¥33元 | |
| 28BYJ-48机械臂实现人脸跟随被打赏¥24元 | |
| 基于RK3506B的片温识读功能的实现被打赏¥25元 | |
| 【瑞萨RA8D1测评】基于FreeRTOS的lvgl移植教程被打赏¥29元 | |
| 电子价签墨水屏开发被打赏¥35元 | |
| 【Ozone】RTT 打印终端使用被打赏¥29元 | |
| BMS保护板绝缘检测功能-不平衡电桥技术绝缘电阻检测设计与实现被打赏¥34元 | |
我要赚赏金
