DSP与FPGA之间的通信有下面这段代码：
always @(posedge clk)
SCKr <= {SCKr[1:0], SCK};
wire SCK_risingedge = (SCKr[2:1]==2'b01);
其中clk是FPGA的全局时钟，SCK是FPGA与DSP之间是SPI时钟；
每次判断SPI的时钟上升沿用这样的办法：
if (SCK_risingedge)；
请问这是为什么啊？
为什么不直接将SCK作为SPI通信模块的敏感信号呢？
 我要赚赏金打赏帖 |
|
|---|---|
| PCF8574功能模块及其使用被打赏￥20元 | |
| 传感器LSM6DSO及LIS3MDL的功能检测被打赏￥18元 | |
| LPS25HB气压传感器及其检测被打赏￥18元 | |
| HTS221温湿度传感器及其检测被打赏￥18元 | |
| 【S32K3XX】HSE FW 版本更新被打赏￥21元 | |
| 基于ArduinoUNO开发板的AT24C02读写测试被打赏￥16元 | |
| TCS3472S传感器及其色彩检测被打赏￥19元 | |
| 【S32DS】S32K3 RTD7.0.1 HSE 组件配置报错问题解决被打赏￥27元 | |
| 【S32K3XX】MCME 启动 CORE1被打赏￥23元 | |
| AG32VH407下温度大气压传感器及其检测被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
