DSP与FPGA之间的通信有下面这段代码：
always @(posedge clk)
SCKr <= {SCKr[1:0], SCK};
wire SCK_risingedge = (SCKr[2:1]==2'b01);
其中clk是FPGA的全局时钟，SCK是FPGA与DSP之间是SPI时钟；
每次判断SPI的时钟上升沿用这样的办法：
if (SCK_risingedge)；
请问这是为什么啊？
为什么不直接将SCK作为SPI通信模块的敏感信号呢？
 我要赚赏金打赏帖 |
|
|---|---|
| 在K230DBOX上实现多时段语音提示功能被打赏￥14元 | |
| 使K230DBOX实现相机持续拍照功能被打赏￥12元 | |
| 基于K230DBOX的文本管理器设计被打赏￥14元 | |
| 基于K230DBOX的彩色画板功能实现被打赏￥15元 | |
| 在K230DBOX上实现音乐播放器功能被打赏￥15元 | |
| NXP MCU系列开发板MCULink固件升级方法【VSCode】被打赏￥28元 | |
| 三分钟快速搭建NXP MCU开发环境(VSCode)被打赏￥22元 | |
| 为遥控小车巧添功能被打赏￥26元 | |
| 【S32K3XX】FlexCAN 模块配置使用被打赏￥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏￥25元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
