请师兄师弟们上传用FPGA产生PWM信号控制LED明暗的例程，最好加上注析，不胜感激....
共8条
1/1 1 跳转至页
module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule
module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule
无法编译,或有没有更好的例程,谢谢...
共8条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 一种有效完成脚本程序测试的方法被打赏￥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏￥33元 | |
| 开箱一块k230被打赏￥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏￥33元 | |
| 28BYJ-48机械臂实现人脸跟随被打赏￥24元 | |
| 基于RK3506B的片温识读功能的实现被打赏￥25元 | |
| 【瑞萨RA8D1测评】基于FreeRTOS的lvgl移植教程被打赏￥29元 | |
| 电子价签墨水屏开发被打赏￥35元 | |
| 【Ozone】RTT 打印终端使用被打赏￥29元 | |
| BMS保护板绝缘检测功能-不平衡电桥技术绝缘电阻检测设计与实现被打赏￥34元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
