网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » FPGA答疑：SDRAM的相位漂移计算问题

共6条 1/1 1 跳转至页

FPGA答疑：SDRAM的相位漂移计算问题

anmko
高工
2012-12-16 13:25:46     打赏

说说的SDRAM的相位漂移怎么计算，时序怎么收敛把。我在上NIOS中把时钟设在50MHZ的时候能跑起来，把时钟设在100MHZ的时候，根据网上的资料计算出相位偏移，但是就是在SDRAM那检验不过，不知道51FPGA有什么好的资料和办法没？

 

回复
收藏
0



关键词： 答疑     SDRAM     相位     漂移     计算     问题    

hanshuyujifen2
高工
2012-12-16 21:00:04     打赏
2楼
何为相位漂移？？？

评论
51FPGA
高工
2012-12-16 22:15:45     打赏
3楼
50MHZ的时候能跑起来，100M不行也有可能是PCB布线的问题吧，相位偏移计算方法是固定的，应该不是相位偏移的问题。

评论
anmko
高工
2012-12-16 23:15:22     打赏
4楼
我明天看看PCB图，找一下走线长度

评论
花花1098
高工
2012-12-17 09:03:18     打赏
5楼

你看看PCB对一下datasheet估计就可以看出来了


评论
anmko
高工
2012-12-17 10:11:11     打赏
6楼
看了PCB，最小长度为169.6mil，最长的为537.1mil，延时0.07ns。。。

评论
共6条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]