EEPW论坛

不知大家注意过这个问题没有，最近在画一电路图，发现了很多平时不太注意的问题，现拿来大家讨论一下，今就先拿JTAG说事吧：不实际动手不知道，今在画JTAG管脚的时候偶尔多搜了一下，发现个很奇怪的问题，在ST提供的中文版的datasheet上有下面一段话
● JNTRST：带上拉的输入
● JTDI：带上拉的输入
● JTMS/SWDIO：带上拉的输入
● JICK/SWCLK：带下拉的输入
● JTDO：浮动输入
软件可以把这些I/O口作为普通的I/O口使用。
注意： JTAG IEEE标准建议对TDI，TMS和nTRST上拉，而对TCK没有特别的建议。但在STM32F10xxx中，JTCK引脚带有下拉。内嵌的上拉和下拉使芯片不再需要外加外部电阻。“内嵌的上拉和下拉使芯片不再需要外加外部电阻。” 但是在 “STM3210E-EVAL”的sch里，发现它却没按手册里面来操作，瞬感无从下手，于是多找了几个图来看，发现真是千奇百怪啊：如下图。
                        
 
再来一个
         图三
    
图四

  
这个是我采用的，10管教的
   
大家说说自己的看法呗。。。