刚开始接触CPLD,我现在用的开发环境是ISE14.2版本的,学习期间问题多多啊,捡其中一两个来向大家请教,请大家多多指导。
1.如下图,程序没有问题,为什么FIT不成功,CPLD编程在哪一步对管脚进行设置,也就是自己定义的和实际芯片管脚联系起来?
2.如下图,怎么对已有的程序进行仿真验证,用自带的软件怎么编写仿真程序?
这个界面不是绑定ucf的,你可以找个例程的ucf,用文本打开看看
头尾固定,中间部分自己定义修改
#PACE: Start of Constraints generated by PACE
#PACE: Start of PACE I/O Pin Assignments
NET "FPIO2" LOC = "p10" ;
#PACE: Start of PACE Area Constraints
#PACE: Start of PACE Prohibit Constraints
#PACE: End of Constraints generated by PACE
说白了,ucf就是芯片物理管脚和内部分配的关联性
我要赚赏金打赏帖 |
|
|---|---|
| STM32C0116DK开发探索记(3)被打赏¥30元 | |
| STM32C0116DK开发探索记(2)被打赏¥24元 | |
| STM32C0116DK开发探索记(1)被打赏¥29元 | |
| 谨防极海G32M3101电机评估板易跌落的陷阱被打赏¥24元 | |
| 【全网首拆】M5STACK ATOM系列开发板拆解 / AtomS3R-CAM摄像头更换方法(提高10倍像素)被打赏¥26元 | |
| 基于MCP23S17的输入输出功能模块控制被打赏¥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏¥22元 | |
| Switch-Case局部变量定义问题被打赏¥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏¥20元 | |
| PCF8574功能模块及其使用被打赏¥20元 | |