Altera的文档说这种144引脚的器件有（最多）91个用户IO。
看去年FPGA DIY活动的板子，提供的原理图，8个bank标着IO的引脚，一共是84个，加上Key1到Key5，也才有89个。而且这几个Key，接在CLK引脚上，只怕只能输入，不能输出吧？
另外在标着IO的84个引脚上，EPCS4和JTAG上，用于配置和调试，可能还要去掉7、8个。那末实际用户能用的不到80个IO?
 我要赚赏金打赏帖 |
|
|---|---|
| PCF8574功能模块及其使用被打赏￥20元 | |
| 传感器LSM6DSO及LIS3MDL的功能检测被打赏￥18元 | |
| LPS25HB气压传感器及其检测被打赏￥18元 | |
| HTS221温湿度传感器及其检测被打赏￥18元 | |
| 【S32K3XX】HSE FW 版本更新被打赏￥21元 | |
| 基于ArduinoUNO开发板的AT24C02读写测试被打赏￥16元 | |
| TCS3472S传感器及其色彩检测被打赏￥19元 | |
| 【S32DS】S32K3 RTD7.0.1 HSE 组件配置报错问题解决被打赏￥27元 | |
| 【S32K3XX】MCME 启动 CORE1被打赏￥23元 | |
| AG32VH407下温度大气压传感器及其检测被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
