2 新建工程（工程名，顶层实体名和文件名一致）；

3 新建设计文件（ .vhd);

4 编译前的设置；

5 全程编译；

6 观察综合结果。查看总的逻辑单元（LE)的使用数目，总的引脚使用数目，观察综合后的RTL电路；

7进行时序仿真；建立矢量波形（ .vwf)，输入信号结点，设置仿真结束时间，设置波形参数；

8 引脚锁定

9 编程下载

10硬件测试