2 新建工程(工程名,顶层实体名和文件名一致);
3 新建设计文件( .vhd);
4 编译前的设置;
5 全程编译;
6 观察综合结果。查看总的逻辑单元(LE)的使用数目,总的引脚使用数目,观察综合后的RTL电路;
7进行时序仿真;建立矢量波形( .vwf),输入信号结点,设置仿真结束时间,设置波形参数;
8 引脚锁定
9 编程下载
10硬件测试
有奖活动 | |
---|---|
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |