我在ISE14.7中使用Verilog设计一个RAM写功能模块的时候遇到警告如下：
Par:288 - The signal ram_addr_bus<0>_IBUF has no load. PAR will not attempt to route this signal.
我在网上查了是要在Place＆Route中设置环境变量，但不知道怎么解决，请帮忙解答，感谢！
 我要赚赏金打赏帖 |
|
|---|---|
| 给28BYJ-48三自由度机械臂加一个网页控制台被打赏￥32元 | |
| 用28BYJ-48电机从零搭一台三自由度机械臂被打赏￥33元 | |
| 【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏￥27元 | |
| 基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏￥32元 | |
| 三分钟快速上手搭建nRF Connect SDK开发环境(VSCode)被打赏￥25元 | |
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
