我正在使用 CYT4BF 系列。
通常，MOSI 引脚的输出状态由主站发送的最后一位数据的状态决定。
而且，即使在 SPI 通信完成之后，MOSI 引脚的输出状态仍保持最后一个比特状态。
问：在SPI通信完成后，是否有选项或方法可以将SPI MOSI引脚输出状态保持在默认的高电平或低电平？
（即使将 GPIO_OUT 寄存器设置为 “低” 或 “高” 也不会改变 SPI MOSI 引脚的输出状态。）
共2条
1/1 1 跳转至页
CYT4BF在SPI通信完成后，是否有选项或方法可以将SPIMOSI引脚输出状态保持在默认的高电平或低电平？
2楼
根据CYT4BF系列的规格和描述，并没有提到可以通过选项或方法将SPI MOSI引脚的输出状态保持在默认的高电平或低电平。通常情况下，MOSI引脚的输出状态由主站发送的最后一位数据的状态决定，并且即使在SPI通信完成之后，MOSI引脚的输出状态仍保持最后一个比特的状态。如果需要保持SPI MOSI引脚的输出状态为默认的高电平或低电平，可能需要在软件或硬件上做出相应的修改来实现。建议查阅CYT4BF系列的数据手册以获取更详细的信息和可能的解决方案。
共2条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| bsp_log：RTT分级日志封装被打赏￥16元 | |
| J-LinkRTT常用API函数讲解被打赏￥14元 | |
| 【S32K3学习整理】S32K388 四核启动被打赏￥23元 | |
| 【S32K3学习整理】Lockstep和Decoupled 模式被打赏￥28元 | |
| 嵌入式芯片调试神器-J-LinkRTT被打赏￥21元 | |
| 人体红外PIR感应传感器使用(ESP32S3)被打赏￥26元 | |
| 一种有效完成脚本程序测试的方法被打赏￥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏￥33元 | |
| 开箱一块k230被打赏￥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏￥33元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
