网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » TI » DS90UB928Q-Q1:DS90UB928Q-Q1/927LVDSCLK信号

共2条 1/1 1 跳转至页

DS90UB928Q-Q1:DS90UB928Q-Q1/927LVDSCLK信号衰减问题

路人甲123
助工
2024-02-29 11:17:34     打赏

问题现象：

当SOC(927  LVDS输入端)设置为54Mhz时，CLK幅度为48mV左右，但是928 LVDS输出端 CLK幅度出现衰减24mV左右，与927输入信号不一致，

当我们把CLK频率降低为20Mhz时，927输入端与928输出端并不会出现衰减现象。

需求：

LVDS CLK信号传输一致，不出现衰减。

927  LVDS输入端附图：

928 LVDS输出端附图：

回复
收藏
0



关键词： DS90UB928Q-Q1     LVDS    

zhangsfan
菜鸟
2024-02-29 11:18:44     打赏
2楼

您好，第一张图是RxCLKIN 的差分信号Vid的波形还是RxCLKIN+或RxCLKIN-单端的波形?

从波形和幅值来看，不满足1.2V共模电压，以及Vid的幅值范围要求：

其次RXCLK的jitter要求对于FPD link整个link也是非常重要的，要测量下是否满足。


在满足输入要求的前提下，才能确保FPD link的正确传输。所以我建议是先确保输入时钟先满足927的输入要求。

从上面给的波形来看，输出波形不但幅值衰减同时也失真了。



评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航