网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 问个入门问题：时序功能与逻辑功能的不同

共5条 1/1 1 跳转至页

问个入门问题：时序功能与逻辑功能的不同

风语者
助工
2009-02-20 09:43:51     打赏
是不是当CPLD需要时序功能的时候就需要外接晶振？如果只是逻辑功能的话就不用了？
回复
收藏
0



关键词： 问个     入门     问题     时序     功能     逻辑     不同    

风语者
助工
2009-02-20 10:55:48     打赏
2楼

谢谢楼上的。又学到了


评论
风语者
助工
2009-02-20 11:02:45     打赏
3楼

问题再补充：
在这种语句中：
` timescale 1ns /100ps
时间精度是0.1ns的话，那我们选择晶振的频率是不是就必须有一定的要求？


评论
风语者
助工
2009-02-20 14:06:53     打赏
4楼

你在例如
#5 a=b;
之类的语句中，那个时延是如何计算的？
5个晶振时钟周期吗？


评论
风语者
助工
2009-02-20 15:23:24     打赏
5楼
那个5 是晶振时钟周期还是我自己可以定的周期呢，在有的编程教程中我看到自己可以设时间周期的好像？

评论
共5条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航