共3条
1/1 1 跳转至页
如何使用MIG3.6生成的example design
用的是ISE12.3的,里面自带的MIG。我用的是ISE自带的仿真器,把user design里面的仿真文件导入就能进行行为仿真,但导入example design里的仿真文件运行就会出这样的错:
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
共3条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
| 【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
| 送您一块开发板,2025年“我要开发板活动”又开始了! | |

我要赚赏金
