共3条
1/1 1 跳转至页
如何使用MIG3.6生成的example design
用的是ISE12.3的,里面自带的MIG。我用的是ISE自带的仿真器,把user design里面的仿真文件导入就能进行行为仿真,但导入example design里的仿真文件运行就会出这样的错:
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
共3条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3学习整理】使用 LPUART 的loopback 模式实现核间通讯被打赏¥28元 | |
| arduinounoq原生zephyr环境搭建被打赏¥31元 | |
| 树莓派3+Klipper,MPU6050共振补偿被打赏¥41元 | |
| GroveCreatorKit套件+摇杆测评被打赏¥18元 | |
| 设备功耗web监控界面(ESP32C5)被打赏¥28元 | |
| OrangePiZero2W系统被打赏¥33元 | |
| Linux环境下以模拟方式快速实现出入管理功能测试被打赏¥24元 | |
| 树莓派3+Klipper,老3D打印机满血升级被打赏¥33元 | |
| OK1126B-S开发板下串口屏及其应用被打赏¥21元 | |
| 低功耗超声波液位测距仪(ESP32S3)被打赏¥27元 | |

我要赚赏金
