共3条
1/1 1 跳转至页
如何使用MIG3.6生成的example design
用的是ISE12.3的,里面自带的MIG。我用的是ISE自带的仿真器,把user design里面的仿真文件导入就能进行行为仿真,但导入example design里的仿真文件运行就会出这样的错:
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
共3条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3XX】FlexCAN 模块配置使用被打赏¥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏¥25元 | |
| 【S32K3XX】IPCF 适配核间中断处理被打赏¥21元 | |
| 【S32K3XX】IPCF 核间通讯模块UNMANAGED方式使用被打赏¥29元 | |
| 片外存储Flash使用方法(Arduino IDE环境)被打赏¥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏¥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏¥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏¥22元 | |
| 基于WT9932C61-TINY的环境构建及OLED屏驱动测试被打赏¥20元 | |
| 【S32K3XX】Core-to-Core 中断使用被打赏¥21元 | |

我要赚赏金
