共3条
1/1 1 跳转至页
如何使用MIG3.6生成的example design
用的是ISE12.3的,里面自带的MIG。我用的是ISE自带的仿真器,把user design里面的仿真文件导入就能进行行为仿真,但导入example design里的仿真文件运行就会出这样的错:
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
user guide也看过了,里面就说把文件添加进去就行。。
你之前用的MIG2.1里面,example design和user design里面的东西有什么不同吗?
共3条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| STM32C0116DK开发探索记(3)被打赏¥30元 | |
| STM32C0116DK开发探索记(2)被打赏¥24元 | |
| STM32C0116DK开发探索记(1)被打赏¥29元 | |
| 谨防极海G32M3101电机评估板易跌落的陷阱被打赏¥24元 | |
| 【全网首拆】M5STACK ATOM系列开发板拆解 / AtomS3R-CAM摄像头更换方法(提高10倍像素)被打赏¥26元 | |
| 基于MCP23S17的输入输出功能模块控制被打赏¥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏¥22元 | |
| Switch-Case局部变量定义问题被打赏¥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏¥20元 | |
| PCF8574功能模块及其使用被打赏¥20元 | |

我要赚赏金
