网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 如何使用MIG3.6生成的example design

共7条 1/1 1 跳转至页

如何使用MIG3.6生成的example design

babydeer
菜鸟
2011-04-25 13:27:58     打赏
如题，我用MIG3.6生成了一个DDR2控制器，里面有一个example design，把里面的文件导入工程后，仿真编译出错，但另一个user design直接导入工程就可以仿真使用。那个example design应该怎么使用呢，还有就是如何按照自己的需求修改生成的仿真文件呢，谢谢！
回复
收藏
0



关键词： 如何     使用     MIG3.6     生成     example     d    

Jason_Zhang
高工
2011-04-25 14:11:49     打赏
2楼
MIG3.6，这么高的版本啊，你用的ISE13.1吗？

我之前只用过MIG2.1的，我记得example design应该是可以直接仿真的。可以做一个状态机与DDR2 IP进行接口。

这个接口还是比较复杂的，建议你还是多花些时间看看DDR2 IP手册吧

评论
babydeer
菜鸟
2011-04-25 15:11:24     打赏
3楼
用的是ISE12.3的，里面自带的MIG。我用的是ISE自带的仿真器，把user design里面的仿真文件导入就能进行行为仿真，但导入example design里的仿真文件运行就会出这样的错：

ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed

user guide也看过了，里面就说把文件添加进去就行。。

你之前用的MIG2.1里面，example design和user design里面的东西有什么不同吗？

评论
Jason_Zhang
高工
2011-04-25 16:30:59     打赏
4楼

这个问题应该是找不到模块。

你的工程中是否把Testbench下的顶层模块加入了？


评论
Jason_Zhang
高工
2011-04-25 16:32:06     打赏
5楼

应该是没有符合Testbench中的example_top接口的模块吧？


评论
babydeer
菜鸟
2011-04-25 18:52:59     打赏
6楼

我把sim文件夹里的仿真文件都导进去了，如上面的图，也没有显示哪一个模块的缺失。把RTL文件夹里的也导入了还是不行。但user design里面的导入sim文件夹里的就可以。

评论
Jason_Zhang
高工
2011-04-26 09:54:32     打赏
7楼
哦。我用MIG3.4生成的，example design导入后顶层文件和testbench的端口不匹配。而用user design的就可以。

那你就在user design的基础上改吧

你的这个错误应该就是顶层文件找不到或接口不匹配的原因
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed

评论
共7条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航