刚焊完板子还没来得及测试就接到任务，要到吉林出差。在在外面呆了一星期了本来今天就要回去的，吉林下起了大学，可能又要晚了。回去加班争取赶上活动进度

今天好不容易把软件装上了，正在测试板子

今天把LED的第一个实验做了，上图

LED2实验视频

刚接触PFGA还要靠大家帮助

LED3实验视频




作业代码
module led_water(sys_clk,
                 sys_rstn,
       led
           );
input             sys_clk ;
input             sys_rstn;
output    [7:0]   led      ;
reg      [7:0]   led       ;
reg       [24:0]  delay_cnt ;
always@(posedge sys_clk or negedge sys_rstn)
    begin
       if(!sys_rstn)
       delay_cnt<=25'd0;
   else
           begin
           if(delay_cnt==25'd24999999)
           delay_cnt<=25'd0;
       else
           delay_cnt<=delay_cnt+1'b1;
     end
  end 
always@(posedge sys_clk or negedge sys_rstn)
    begin
       if(!sys_rstn)
       led<=8'b11111111;
   else
           begin
           if(delay_cnt==25'd24999999)
          begin
            led<=led>>1;
        if(led==8'b00000000)
          led<=8'b11111111;
          end
          else
          led<=led;
     end
  end   
endmodule

南京出差两个星期昨天刚回来，要加班学了要不就跟不上了

LED左移流水灯代码

module led_run(sys_clk,
               sys_rstn,
               led
                  );
input            sys_clk;
input            sys_rstn;
output  [7:0]    led     ;
reg     [7:0]    led     ;
reg     [24:0]   delay_cnt;
always@(posedge sys_clk or negedge sys_rstn)
    begin
       if(!sys_rstn)
       delay_cnt<=25'd0;
   else
                   begin
           if(delay_cnt==25'd24999999)
           delay_cnt<=25'd0;
       else
           delay_cnt<=delay_cnt+1'b1;
     end
  end 
always@(posedge sys_clk or negedge sys_rstn)
    begin
       if(!sys_rstn)
       led<=8'b11111110;
   else
           begin
           if(delay_cnt==25'd24999999)
      led<={led[0],led[7:1]};
    else
                                     led<=led;
     end
  end 
endmodule  

过奖了我也不刚做完LED